fotografie de Harrison Broadbent pe Unsplash

acest raport rezumă tendințele tehnologice care dau naștere fenomenului siliciului întunecat, impactul său asupra serverelor și efortul de a le reduce pe baza lucrării de cercetare publicată în 2011 de Hardavellas și colab. Cipurile de Server nu depășesc o anumită limită. Ca urmare, o parte din ce în ce mai mare a cipului rămâne oprită, cunoscută sub numele de siliciu întunecat, pe care nu ne putem permite să o alimentăm. Procesoarele multi-core specializate pot utiliza o zonă de matriță abundentă, subutilizată și limitată de putere, oferind diverse nuclee eterogene specifice aplicației pentru a îmbunătăți performanța serverului și eficiența energetică.

datele cresc într-un ritm exponențial. Este nevoie de energie computațională pentru a procesa și efectua calcule. S-a observat că datele cresc mai repede decât Legea lui Moore . Legea lui Moore afirmă că performanța computerului, viteza ceasului procesorului și numărul de tranzistori pe cip se vor dubla la fiecare doi ani. O cantitate fără precedent de energie computațională este necesară pentru a face față acestei provocări. Este suficient să vă faceți o idee despre cerințele energetice printr-un exemplu că centrul de date 1000m2 este de 1,5 MW. În zilele noastre, procesoarele multicore sunt utilizate pentru a procesa aceste date. Se crede că performanța unui sistem este direct proporțională cu numărul de nuclee disponibile. Cu toate acestea, această credință nu este adevărată, deoarece performanța nu respectă legea lui Moore. În realitate, performanța este mult mai lentă decât rezultatele așteptate din cauza unor constrângeri fizice, cum ar fi lățimea de bandă, puterea și limitele termice, așa cum se arată în Figura 1.

Figura 1: constrângeri fizice

se observă că lățimea de bandă off-chip crește încet. Drept urmare, nucleele nu pot fi alimentate cu date suficient de repede. O creștere a numărului de tranzistori nu scade tensiunea suficient de repede. O creștere de 10x a tranzistorilor a dus la o scădere de tensiune de doar 30% în ultimul deceniu. În mod similar, puterea este constrânsă de limitele de răcire, deoarece răcirea nu se scalează deloc. Pentru a alimenta Revoluția multicore, numărul tranzistorilor de pe cip crește exponențial. Cu toate acestea, operarea simultană a tuturor tranzistoarelor necesită exponențial mai multă putere pe cip, ceea ce nu este posibil din cauza constrângerilor fizice explicate mai devreme. Ca rezultat, o suprafață exponențial mare a cipului este lăsată neutilizată, cunoscută sub numele de siliciu întunecat.

zona de siliciu întunecat crește exponențial, după cum arată linia de tendință din Figura 2. În acest grafic, dimensiunea matriței performanței de vârf pentru diferitele sarcini de lucru este reprezentată în timp. În cuvinte simple, putem folosi doar o fracțiune din tranzistoarele disponibile pe un cip mare, iar restul tranzistoarelor rămân oprite.

Figura 2: tendința dimensiunii matriței

acum apare o întrebare, ar trebui să irosim această zonă întunecată neutilizată a cipului? Hardavellas și colab. siliciu întunecat refăcut pentru multiprocesoare de cipuri (CMPs) prin construirea unei mari de nuclee specializate eterogene specifice aplicației. Aceste nuclee specializate alimentează dinamic doar câteva nuclee selectate concepute în mod explicit pentru volumul de muncă dat. Majoritatea acestor nuclee de aplicații rămân dezactivate / întunecate atunci când nu sunt utilizate.

beneficiile miezurilor specializate: miezurile specializate sunt mai bune decât miezurile convenționale, deoarece elimină cheltuielile generale. De exemplu, pentru a accesa o bucată de date din memoria locală, memoria cache L2 și memoria principală necesită 50 pJ, 256-1000 pJ și, respectiv, aproape 16000 pJ de energie. Aceste cheltuieli generale aparțin calculului de uz general, în timp ce un nucleu specializat atent proiectat poate elimina majoritatea acestor cheltuieli generale. Nucleele specializate îmbunătățesc performanța agregată și eficiența energetică a sarcinilor de lucru ale serverului prin atenuarea efectului constrângerilor fizice.

1.1 metodologie

pentru a evalua amploarea siliciului întunecat, este esențial să optimizați în comun un număr mare de parametri de proiectare pentru a compune CMP-uri care sunt capabile să atingă performanțe maxime în timp ce rămân în limitele fizice. Prin urmare, dezvoltăm modele analitice de prim ordin prin optimizarea componentelor principale ale procesorului, cum ar fi tensiunea de prag de alimentare &, frecvența ceasului, dimensiunea cache-ului, ierarhia memoriei și numărul de nuclee. Scopul modelelor analitice este de a obține modele de performanță de vârf și de a descrie constrângerile fizice ale procesorului. Modelele parametrizate detaliate sunt construite conform standardelor ITRS*. Aceste modele ajută la explorarea spațiului de proiectare al multicorelor. Rețineți că aceste modele nu propun numărul absolut de nuclee sau dimensiunea cache necesară pentru a obține performanța de vârf în procesoare. În schimb, acestea sunt modele analitice propuse pentru a capta efectele de ordinul întâi ale scalării tehnologice pentru a descoperi tendințele care duc la siliciul întunecat. Performanța acestor modele este măsurată în termeni de randament agregat al serverului, iar modelul este examinat autonom în calcul eterogen.

pentru a construi astfel de modele, am făcut câteva opțiuni de configurare a designului pentru hardware, lățime de bandă, tehnologie, putere și modele de zonă, așa cum este descris în secțiunea următoare în detaliu.

2.1 Modelul Hardware

CMP-urile sunt construite pe trei tipuri de nuclee, adică de uz general (GPP), embedded (EMB) și specialized (SP). GPP – urile sunt nuclee multithreaded scalare în ordine în patru direcții și oferă un randament ridicat într-un mediu de server, obținând o viteză de 1,7 x mai mare pe un nucleu cu un singur fir . Miezurile EMB reprezintă o paradigmă de proiectare conștientă de putere și sunt similare cu miezurile GPP în performanță. Nucleele specializate sunt CMP-uri cu hardware specializat, de exemplu, GPU, procesoare de semnal digital și matrice de porți programabile pe câmp. Numai acele componente hardware vor powerup, care sunt cele mai potrivite pentru volumul de muncă dat în orice moment instanță. Miezurile SP depășesc nucleele GPP de 20x cu o putere de 10x mai mică.

2.2 model tehnologic

CMP-urile sunt modelate pe tehnologii de fabricație de 65nm, 45nm, 32nm și 20nm în urma proiecțiilor ITRS. Tranzistoarele cu o tensiune de prag ridicată Vth sunt cele mai bune pentru a evalua scăderea curentului de scurgere. Prin urmare, tranzistoarele VTH mari sunt utilizate pentru a atenua efectul peretelui de putere . CMPs cu tranzistoare de înaltă performanță pentru întregul cip, LOP (putere de operare redusă) pentru cache și tranzistoare LOP pentru întregul cip sunt utilizate pentru a explora caracteristicile și comportamentul modelului.

2.3 Modelul zonei

modelul restricționează suprafața matriței la 310mm2. Interconectarea și componentele system-on-chip ocupă 28% din suprafață, iar restul de 72% este pentru nuclee și cache. Putem estima zonele de bază prin scalarea proiectelor existente pentru fiecare tip de miez în conformitate cu standardele ITRS. UltraSPARC T1 core este scalat pentru miezuri GPP și ARM11 pentru miezuri EMB și SP.

2.4 model de performanță

Legea lui Amdahl este baza modelului de performanță. Aceasta presupune 99% paralelism de aplicare. Performanța unui singur nucleu este calculată prin agregarea uipc (instrucțiuni de utilizare comise pe ciclu). Uipceste calculat în termeni de timp de acces la memorie dat de următoarea formulă:

AverageMemoryAccessTime = HitTime + rata de eroare a ratei de eroare a cifrului

UIPC este proporțională cu debitul general al sistemului. Formule detaliate, derivări și calcule ale modelului de performanță sunt disponibile la .

2.5 L2 rata de lipsă a cache-ului și modelele de evoluție a setului de date

estimarea ratei de lipsă a cache-ului pentru volumul de muncă dat este importantă, deoarece joacă un rol de conducere în performanță. Cache-ul L2 de dimensiuni cuprinse între 256kb și 64MB este montat pe curbă folosind măsurători empirice pentru a estima rata de lipsă a cache-ului. X-shifted power law
y = x (x + x) ^xixt oferă cea mai bună potrivire pentru datele noastre cu o rată medie de eroare de numai 1,3%. Formulele de scalare a ratei de eroare sunt listate cu detalii în această lucrare .

2.6 model de lățime de bandă off-chip

cerințele de lățime de bandă Chip sunt modelate prin estimarea ratei de activitate off-chip, adică frecvența ceasului și performanța de bază. Lățimea de bandă Off-chip este proporțională cu rata de dor L2, numărul de bază, și activitatea de bază. Lățimea de bandă maximă disponibilă este dată de suma numărului de plăcuțe și de ceasurile maxime off-chip. În modelul nostru, tratăm memoria 3d-Stacked ca o memorie cache L3 mare datorită capacității sale mari și lățimii de bandă ridicate. Fiecare strat de memorie 3D stivuite este 8 Gbits la tehnologia 45nm. Consumul de energie al fiecărui strat este de 3,7 Watt în cel mai rău caz. Modelăm 8 straturi cu o capacitate totală de 8 GBytes și un strat suplimentar pentru logica de control. Adăugarea a 9 straturi ridică temperatura cipului la 10 C. Cu toate acestea, avem în vedere disiparea puterii pentru a contracara aceste efecte. Estimăm că stivuirea 3D va îmbunătăți timpul de acces la memorie cu 32.5% deoarece face comunicarea între nuclee și memoria 3D foarte eficientă.

2.7 model de putere

puterea totală a cipului este calculată prin adăugarea puterii statice și dinamice a fiecărei componente, cum ar fi core, cache, I/O, interconectare etc. Folosim datele ITRS pentru a gestiona puterea maximă disponibilă pentru cipurile răcite cu aer cu chiuvete de căldură. Modelul nostru va lua limitele maxime de putere ca intrare și va elimina toate designul CMPs care depășește limitele de putere definite. Tehnologiile de răcire cu lichid pot crește puterea maximă cu toate acestea, nu am reușit încă să aplicăm metode de răcire termică în miezuri. Puterea dinamică a nucleelor N și a cache-ului L2 este calculată folosind formulele menționate în hârtie cu detalii.

*https://en.wikipedia.org/wiki/International_Technology_Roadmap_for_Semiconductors

Figura 3: performanța multiprocesoarelor cu cip de uz general (GPP)

3 analiză

după proiectare, trebuie să demonstrăm utilizarea modelelor noastre analitice. Vom explora modelele de performanță de vârf ale procesoarelor multicore de uz general și specializate în următoarele două subsecțiuni. În plus, vom evalua, de asemenea, numărul de bază pentru aceste modele și vom încheia prin analiză comparativă.

3.1 procesoare multicore de uz General

începem prin a explica evoluția algoritmului nostru de explorare a spațiului de vârf prin rezultatele prezentate în Figura 3. Figura 3a Reprezintă performanța unui CMPS GPP de 20nm care rulează Apache folosind tranzistoare de înaltă performanță (HP) atât pentru nuclee, cât și pentru cache. Graficul reprezintă performanța cipului agregat în funcție de dimensiunea cache-ului L2. Înseamnă că o fracțiune din zona matriței este dedicată memoriei cache L2 (reprezentată în MB pe axa x).

curba zonei arată performanța designului cu putere nelimitată și lățime de bandă off-chip, dar având o zonă de matriță limitată pe cip. Mai mare cache-ul mai puține nuclee. Chiar dacă câteva numere de nuclee se potrivesc pe zona de matriță rămasă, fiecare nucleu are cele mai bune performanțe datorită ratei ridicate de lovire a cache-ului mai mare. Beneficiul de performanță este obținut prin creșterea cache-ului L2 până la 64 MB. După aceasta, este depășită de costul reducerii în continuare a numărului de nuclee.

curba de putere arată performanța designului care rulează la frecvența maximă cu putere limitată datorită constrângerii de răcire a aerului, dar având lățime de bandă și zonă nelimitată off-chip. Constrângerea de putere restricționează performanța cipului agregat, deoarece rularea nucleelor la frecvența maximă necesită o cantitate de energie fără precedent, ceea ce limitează designul la doar câteva nuclee.

curba lățimii de bandă reprezintă performanța designului care rulează la o putere nelimitată și o zonă de matriță având o lățime de bandă limitată off-chip. Un astfel de design reduce presiunea lățimii de bandă off-chip datorită dimensiunii cache disponibile mai mari și îmbunătățește performanța. Zona + curba de putere Reprezintă performanța de proiectare limitată în putere și zonă, dar nelimitat lățime de bandă off-chip. Un astfel de design optimizează în comun frecvența și tensiunea miezurilor prin selectarea designului de performanță de vârf pentru fiecare dimensiune a cache-ului L2.

curba de performanță de vârf reprezintă designul multicore care se adaptează la toate constrângerile fizice. Performanța este limitată de lățimea de bandă off-chip la început, dar după 24 MB puterea devine principalul limitator de performanță. Designul de performanță de vârf se realizează la intersecția curbelor de putere și lățime de bandă. Un decalaj mare între performanța de vârf și curba de suprafață indică faptul că o zonă vastă a siliciului din GPP nu poate fi utilizată pentru mai multe nuclee din cauza constrângerilor de putere.

figura 3b Reprezintă performanța proiectelor care utilizează tranzistoare de înaltă performanță (HP) pentru miezuri și putere operațională redusă (LOP) pentru memoria cache. În mod similar, figura 3c Reprezintă performanța desenelor cu putere de operare redusă atât pentru nuclee, cât și pentru memoria cache. Proiectele care utilizează tranzistoare HP pot alimenta doar 20% din miezurile care se încadrează în zona matriței de 20 nm. Pe de altă parte, proiectele care utilizează tranzistoare LOP pentru cache (figura 3c) produc performanțe mai mari decât proiectele care utilizează tranzistoare HP, deoarece permit cache-uri mai mari care acceptă aproximativ dublul numărului de nuclee, adică 35-40% nuclee în cazul nostru. Dispozitivele LOP produc o eficiență energetică mai mare, deoarece sunt potrivite pentru implementarea atât a nucleelor, cât și a cache-ului.

prin urmare, putem concluziona că designul de performanță de vârf oferit de procesoarele multicore de uz general are ca rezultat o suprafață mare de siliciu întunecat atunci când nucleele și cache-urile sunt construite cu tranzistoare HP. Cu toate acestea, utilizarea tranzistoarelor LOP reduce zona întunecată într-o oarecare măsură, așa cum sa explicat mai devreme și prezentat în Figura 3.

analiza numărului de nuclee: pentru a analiza numărul utilizat de nuclee, figura 4a trasează numărul teoretic de nuclee care se pot încadra pe o zonă de matriță specificată a tehnologiei corespunzătoare, împreună cu numărul de nuclee al modelelor de performanță de vârf. Datorită limitelor de putere ale cipurilor, proiectele bazate pe HP au devenit imposibile după 2013. Deși modelele bazate pe LOP au oferit o cale de urmat, decalajul ridicat arătat între limita zonei matriței și modelele LOP indică faptul că o fracțiune din ce în ce mai mare a zonei matriței va rămâne întunecată din cauza miezurilor subutilizate.

3.2 procesoare multicore specializate

acum demonstrăm modelele de performanță de vârf folosind nuclee GPP, embedded (EMB) și specializate (SP) folosind tranzistoare LOP cu suprafață de 20 nm.

o aplicație extremă a nucleelor SP este evaluată luând în considerare un mediu de calcul specializat în care un cip multicore conține sute de nuclee diverse specifice aplicației. Sunt activate doar acele nuclee care sunt cele mai utile pentru aplicația care rulează. Restul nucleelor de pe cip rămân oprite. Designul miezurilor SP oferă performanțe ridicate cu nuclee mai puține, dar mai puternice. Se observă că miezurile SP sunt foarte eficiente din punct de vedere energetic și depășesc semnificativ miezurile GPP și EMB.

Analiza Numărului De Bază: Figura 4b prezintă analiza comparativă a numărului de nuclee pentru proiectele performante de vârf din tipurile de nuclee menționate. Acesta arată că modelele SP de performanță de vârf folosesc doar 16-32 de nuclee, iar memoria cache ocupă o mare parte din suprafața cipului. Modelele SP cu număr scăzut de nuclee depășesc alte modele cu paralelism de 99,9%. Caracteristicile de înaltă performanță ale miezurilor SP sporesc anvelopa de alimentare mai mult decât este posibil cu alte modele de bază. Multicorele SP ating o viteză de 2x până la 12x peste modelele multicore EMB și GPP și sunt în cele din urmă constrânse de lățimea de bandă limitată off-chip. O memorie stivuită 3D este utilizată pentru a atenua efectul constrângerilor de lățime de bandă dincolo de limitele de putere. Utilizarea memoriei stivuite 3D împinge constrângerea lățimii de bandă și duce la un design de înaltă performanță constrâns de putere (figura 4c). Eliminarea blocajului de lățime de bandă off-chip ne duce înapoi la regimul limitat de putere având o zonă de matriță subutilizată (figura 4b). Reducerea lățimii de bandă off-chip prin combinarea memoriei 3D cu miezuri specializate îmbunătățește accelerarea cu 3x pentru dimensiunea matriței de 20nm și reduce presiunea asupra dimensiunii cache-ului on-chip. Pe de altă parte, MULTIPROCESOARELE cu cip GPP și EMP pot atinge doar mai puțin de 35% Din îmbunătățirea performanței.

Figura 4: analiza numărului de bază

4 Curent de ultimă oră

fenomenul siliciului întunecat a început în 2005. A fost momentul în care designerii de procesoare au început să crească numărul de nuclee pentru a exploata scalarea Legii lui Moore, mai degrabă decât pentru a îmbunătăți performanța cu un singur nucleu. Ca rezultat, sa constatat că legea lui Moore și scalarea lui Dennard se comportă invers în realitate. Scalarea Dennard afirmă că densitatea tranzistoarelor pe unitate de suprafață rămâne constantă, cu o scădere a dimensiunii sale . Inițial, sarcinile procesoarelor au fost împărțite în diferite domenii pentru a obține o prelucrare eficientă și pentru a minimiza impactul siliciului întunecat. Această diviziune a dus la conceptele de unități în virgulă mobilă și mai târziu s-a realizat că împărțirea și distribuția sarcinilor procesorului folosind module specializate ar putea ajuta, de asemenea, la atenuarea problemei siliciului întunecat. Aceste module specializate au dus la o zonă de procesor mai mică, cu o execuție eficientă a sarcinilor, care ne-a permis să oprim un anumit grup de tranzistoare înainte de a începe un alt grup. Utilizarea câtorva tranzistoare într-un mod eficient într-o singură sarcină ne permite să continuăm să avem tranzistoare de lucru într-o altă parte a procesorului. Aceste concepte au avansat la procesoarele System on Chip (SoC) și System in Chip (SIC). Tranzistoarele din procesoarele Intel pornesc / opresc,de asemenea, în funcție de volumul de muncă. Cu toate acestea, designul multicore specializat discutat în acest raport necesită cercetări suplimentare pentru a-și realiza impactul asupra altor procesoare multicore SoC și sic care au cerințe diferite pentru lățime de bandă și temperatură.

5 lucrări conexe

în această secțiune, vom discuta despre alte strategii, tehnici sau tendințe propuse în literatura de specialitate despre fenomenul siliciului întunecat.

Jorg Henkel și colab. a introdus noi tendințe în siliciul întunecat în 2015. Lucrarea prezentată se concentrează pe aspectele termice ale siliciului întunecat. Este dovedit prin experimente ample că bugetul total al puterii chip nu este singurul motiv din spatele siliciului întunecat, densitatea puterii și efectele termice aferente joacă, de asemenea, un rol major în acest fenomen. Prin urmare, propun o putere termică sigură (TSP) pentru un buget de energie mai eficient. O nouă tendință propusă afirmă că luarea în considerare a constrângerii temperaturii de vârf oferă o reducere a zonei întunecate a siliciului. Mai mult, se propune, de asemenea, că utilizarea scalării dinamice a frecvenței de tensiune crește performanța generală a sistemului și scade siliciul întunecat .

Anil și colab. a prezentat un sistem de gestionare a resurselor în timpul rulării în 2018 cunoscut sub numele de adBoost. Folosește strategia de cartografiere a aplicațiilor Dark silicon aware run-time pentru a obține creșterea performanței termice în procesoarele multicore. Beneficiază de modelarea (PAT) a siliciului întunecat. PAT este o strategie de cartografiere care distribuie uniform temperatura pe cip pentru a spori bugetul de putere utilizabil. Oferă temperaturi mai scăzute, un buget mai mare de energie și susține perioadele mai lungi de stimulare. Experimentele arată că oferă un randament cu 37% mai bun în comparație cu alte boostere de performanță de ultimă generație .

lei Yang și colab. a propus un model termic în 2017 pentru a rezolva problema fundamentală a determinării capacității sistemului multiprocesor on-chip de a rula lucrarea dorită prin menținerea fiabilității sale și menținerea fiecărui nucleu într-un interval de temperatură sigur. Modelul termic propus este utilizat pentru predicția rapidă a temperaturii cipului. Acesta găsește sarcina optimă-la-Core atribuirea prin prezicerea temperaturii minime de vârf cip. Dacă temperatura minimă de vârf a cipului depășește cumva limita de temperatură sigură, un algoritm euristic nou propus cunoscut sub numele de selectarea sarcinilor constrânse de temperatură (TCTS) reacționează pentru a optimiza performanța sistemului într-o limită de temperatură sigură a cipului. Optimalitatea algoritmului TCTS este dovedită în mod oficial, iar evaluările extinse ale performanței arată că acest model reduce temperatura maximă a cipului cu 10 C în comparație cu alte tehnici tradiționale. Performanța generală a sistemului este îmbunătățită cu 19,8% în condiții de limitare a temperaturii în condiții de siguranță. În cele din urmă, un studiu de caz real este realizat pentru a demonstra fezabilitatea acestei tehnici sistematice .

6 concluzie

scalarea continuă a procesoarelor multicore este constrânsă de constrângerile de putere, temperatură și lățime de bandă. Aceste constrângeri limitează designul multicore convențional la scară dincolo de câteva zeci până la sute scăzute de nuclee. Ca urmare, o mare parte a unui cip de procesor sacrifică pentru a permite restului cipului să continue să funcționeze. Am discutat despre o tehnică de reutilizare a zonei de matriță neutilizate (siliciu întunecat) prin construirea de multicore specializate. Multicore specializate (SP) implementează un număr mare de nuclee specifice volumului de muncă și alimentează numai acele nuclee specifice care au o potrivire strânsă cu cerințele volumului de muncă de execuție. Se propune un model detaliat de ordinul întâi pentru a analiza proiectarea SP multicore luând în considerare toate constrângerile fizice. Experimente extinse de încărcare în comparație cu alte multicore de uz general sunt efectuate pentru a analiza performanța modelului. SP multicore depășesc alte modele de la 2x la 12x. Deși SP multicore sunt un design atrăgător, sarcinile de lucru moderne trebuie caracterizate pentru a identifica segmentele de calcul care servesc drept candidați pentru descărcarea la nuclee specializate. Mai mult, infrastructura software și mediul de rulare sunt, de asemenea, necesare pentru a facilita migrarea codului la granularitatea corespunzătoare.

1965. Legea lui Moore. https://en.wikipedia.org/wiki/Moore%27s_law

1974. Dennard Scalare. https://en.wikipedia.org/wiki/Dennard_scaling

Pradip Bose. 2011. Perete De Putere. Springer SUA, Boston, MA, 1593-1608. https://doi.org/10.1007/978-0-387-09766-4_499

Nikolaos Hardavellas. 2009. Chip multiprocesoare pentru sarcini de lucru server. supraveghetori-Babak Falsafi și Anastasia Ailamaki (2009).

Nikolaos Hardavellas, Michael Ferdman, Anastasia Ailamaki și Babak Falsafi. 2010. Scalarea puterii: obstacolul final la chips-uri 1K-core. (2010).

Nikos Hardavellas, Michael Ferdman, Babak Falsafi și Anastasia Ailamaki. 2011. Spre siliciu întunecat în servere. IEEE Micro 31, 4 (2011), 6-15.

Nikos Hardavellas, Ippokratis Pandis, Ryan Johnson, Naju Mancheril, Anastassia Ailamaki și Babak Falsafi. 2007. Servere de baze de date pe Multiprocesoare Chip: limitări și oportunități.. În CIDR, Vol. 7. Citeseer, 79-87.

J Untrocrg Henkel, Heba Khdr, Santiago Pagani și Muhammad Shafique. 2015. Noi tendințe în siliciul întunecat. În 2015, a 52-a Conferință ACM/EDAC/IEEE Design Automation (DAC). IEEE, 1-6.

Mark D Hill și Michael R Marty. 2008. Legea lui Amdahl în era multicore. Computer 41, 7 (2008), 33-38.

Mengquan Li, Weichen Liu, Lei Yang, Peng Chen, și Chao Chen. 2018. Optimizarea temperaturii cipului pentru sistemele multi-core de siliciu întunecat. Tranzacții IEEE privind proiectarea asistată de calculator a circuitelor și sistemelor integrate 37, 5 (2018), 941-953.

Amir m Rahmani, Muhammad Shafique, Axel Jantsch, Pasi Liljeberg și colab. 2018. adBoost: creșterea performanței conștiente termice prin modelarea siliconului întunecat. IEEE Trans. Calcul. 67, 8 (2018), 1062–1077.

Lasă un răspuns

Adresa ta de email nu va fi publicată.

lg